Periodo: 17/11/1925 - 4/6/1987
Note biografiche: Nacque a Roma il 17 nov. 1925 da Vincenzo, poeta, e Giulia Becciani. Conseguita la licenza liceale nel 1943, si iscrisse a ingegneria. Nello stesso anno, richiamato alle armi, decise di abbandonare Roma e di unirsi alla lotta partigiana. Ferito e catturato in combattimento nel maggio 1944, riuscì a fuggire; fu in seguito ufficiale di collegamento con l'esercito alleato. Alla fine della guerra rientrò a Roma con gravi problemi di salute, che lo avrebbero segnato per tutta la vita e che richiesero alcuni anni di soggiorno in un sanatorio svizzero. Tornato a Roma, si laureò in ingegneria elettrotecnica nel 1954. Nello stesso anno iniziò a lavorare presso la direzione tecnica della società FATME di Roma. Nel 1955 fu chiamato a un importante incarico presso la Telettra a Milano; entrato però nello stesso anno in contatto col Centro studi calcolatrici elettroniche (CSCE) dell'Università di Pisa, ne entrò a far parte nel dicembre dello stesso anno. Divenne poco dopo uno dei cinque ricercatori del gruppo che ebbe la responsabilità di progettare e costruire il "calcolatore pilota", primo calcolatore realizzato in Italia, completato nel 1957, e, successivamente, la "calcolatrice elettronica pisana" (CEP), inaugurata nel 1961. [...] Nel 1962 il G. divenne direttore del CSCE, di cui curò, insieme con A. Faedo e M. Conversi, la trasformazione in organo di ricerca del Consiglio nazionale delle ricerche, in seguito denominato Istituto di elaborazione dell'informazione (IEI). Dall'anno accademico 1961–62 il G. iniziò la sua attività di docente universitario, come professore incaricato di macchine calcolatrici aritmetiche presso la facoltà di ingegneria dell'Università di Pisa; nel 1964 conseguì la libera docenza in commutazione e calcolatori elettronici. Alla fine degli anni Sessanta fece parte del gruppo che definì lo statuto del primo corso di laurea italiano in scienze dell'informazione, istituito a Pisa nel 1969. [...] Nel 1971 il G. risultò vincitore del concorso per la prima cattedra di discipline informatiche bandito dall'Università di Pisa sui sistemi per l'elaborazione dell'informazione. Trasferitosi nel nuovo corso di laurea, ricoprì dal 1972 al 1973 la carica di coordinatore didattico e di direttore dell'istituto di informatica. Negli anni accademici dal 1973 al 1975 fu preside della facoltà di scienze matematiche, fisiche e naturali. L'insegnamento fu costantemente per il G. di somma importanza, settore di attività prioritario rispetto ad altri; il vasto materiale didattico usato nel corso di numerosi anni di insegnamento è raccolto nell'opera "La logica dei sistemi di elaborazione" (Roma, 1987). Negli anni Ottanta il G. indirizzò la sua ricerca verso temi di maggiore impatto sociale, come l'influenza dell'evoluzione tecnologica sullo sviluppo del paese e del mondo del lavoro o come le applicazioni dell'informatica nei processi produttivi e nella pubblica amministrazione ("Le politiche dell'informatica", Roma, 1991). Iscritto al Partito comunista italiano fin dal 1953, venne eletto membro del comitato centrale del partito nel 1979, in occasione del XV congresso nazionale. Il G. fu insignito nel 1986 dell'onorificenza del Cherubino, conferitagli dall'Università di Pisa. Nell'ambito del Consiglio nazionale delle ricerche fu membro della commissione generale per l'informatica e del comitato ordinatore e scientifico del progetto finalizzato informatica. Il G. morì a Roma il 4 giugno 1987.
Lingua: Italiano
Paese: Italia
Lingua: Italiano
Paese: Italia
Si trova su / Altri legami
Contenuto in
It has been previously shown that internal state assignments can be used for reducing the number of combinational elements in sequential machines. In this paper it is shown that state assignments can also be employed for reducing the number of delay elements in such machines. This will be done for a "realization with PFM circuits," which is a particular pulse–input fundamental–mode realization of a sequential machine. It will be shown that the existence of assignments which reduce the number of delay elements in machines realized with PFM circuits is closely related to the existence of a "NNP pair" of partitions, that is, a partition with nonnegation property with respect to a partition with substitution property (Hartrnanis). A general method will be given which selects the assignments which minimize the number of delay elements in realizations with PFM circuits, but it will be outlined that this method can also be used for reclucing the number of delay elements which are present in the feedback paths of synchronous machines.
| # | Istituto/Sede | Collocazione | Inventario patrimoniale |
|---|---|---|---|
| Area della ricerca di Pisa, Biblioteca e Centro di Documentazione | Sede di Pisa |
